Generování optimalizovaného jazyka C, C++, CUDA, Verilog nebo VHDL v souladu se standardy.
Generování kódu v jazyce C a C++ z funkcí v jazyce MATLAB.
Generování kódu v jazyce C a C++ optimalizovaného pro embedded systémy.
Generování kódu VHDL a Verilog pro návrh FPGA a ASIC.
Ověřování VHDL a Verilog kódu s využitím HDL simulátorů a testování metodou FPGA-in-the-loop.
Generování HDL kódu pro filtry s pevnou řádovou čárkou.
Modelování a optimalizace algoritmů s výpočty v pevné řádové čárce a algoritmů s výpočty v pohyblivé řádové čárce.
Generování zdrojového kódu CUDA pro GPU NVIDIA.
Generování kódu v jazyce C a C++ z modelů v Simulinku a Stateflow.
Návrh a simulace DDS aplikací.
Návrh a simulace software pro AUTOSAR.
Návrh, simulace a implementace aplikací pro mikrokontroléry Texas Instruments C2000.
Generování strukturovaného textu dle IEC 61131-3 a Ladder Diagramu pro programovatelné automaty (PLC a PAC).
Automatizuje revize zdrojového kódu pro bezpečností standardy.
Kvalifikace verifikačních nástrojů Simulinku a nástrojů Polyspace dle standardů DO-178, DO-278 a DO-254.
Kvalifikace generátorů kódu, verifikačních nástrojů a dalších softwarových nástrojů pro certifikaci dle standardů ISO 26262 a IEC 61508.